英特爾宋繼強：有信心2030年實現單設備1萬億晶體管目標

　　昨天，英特爾研究院副總裁、英特爾中國研究院院長宋繼強在《新算力時代，實現萬億晶體管》主題演講中指出，英特爾有信心在2030年實現在單個設備上達到1萬億的晶體管的目標。

　　持續長期的算力，是支撐各行業數字化轉型升級的重要力量。通過長期的市場調研及客戶溝通，英特爾發現，全球數據量正呈指數級增長，預計2020年往后十年數據量將呈指數級上升，未來會達到10的30次方。此外，數據的形態也正呈現出多樣化趨勢，現在大部分的數據還是通過人工、程序化等方式去定義并處理數據，而在未來，非常多的數據是通過傳感器的感知進入到數字世界，必須要通過AI等技術去進行處理，并實時反饋到物理世界中去。

　　英特爾發現，未來的數據量和質的變化一定需要新的算力去支持，而不是現在的方法就可以完全支撐的。因此，英特爾對未來算力的支持有很高的預期，并且推測到2030年，單一個設備中將具備1萬億個晶體管。

　　“現在一個設備中有1千億個晶體管，到2030年有1萬億個晶體管，在未來7-8年是10倍的增長，這樣的增長速率仍然是符合摩爾定律的。而且通過英特爾很多部門的產品性能分析可以看到，基本上也是維持這樣的一個增長速率。”宋繼強表示。

　　推動摩爾定律不斷前進，持續提高芯片集成密度

　　宋繼強看到，在未來幾年間，通過采用RibbonFET環繞柵極晶體管技術、PowerVia背部供電技術等制程工藝，同時引入High-NA EUV光刻機并且疊加2.5D、3D封裝技術，都將有助于實現更高的設備晶體管集成度。

　　隨著半導體制程工藝逐漸接近1納米，甚至說推進到埃米級，繼續靠晶體管萎縮來達到更高的集成度會越來越困難，成本也越來越高。為了進一步達到在單設備里增加晶體管密度的目的，通過先進封裝技術讓多個制成工藝節點的芯片集成在一起，讓更大的裸片復合成為可能。

　　據宋繼強介紹，在最近的IEDM國際學術大會上面，英特爾發布了8個關于前沿組件技術方面的研究，這些技術能夠幫助英特爾持續推動摩爾定律不斷前進。

　　其中，英特爾發布的3D封裝技術，通過Hybrid Bonding實現芯力的無縫集成，把現在的單芯片級別芯片互連之間的間距從10微米繼續縮小到3微米級別，是的互聯密度提升了10倍。

　　此外，通過使用新的超薄2D材料，英特爾還可以在未來的晶體管中去替代硅作為通道材料，進一步抵抗短溝道效應，提高晶體管的效率和降低功耗。通過布局新的存儲器件技術研究，能夠去達到更高的存儲密度，降低存儲時延，從而使未來在嵌入式存儲器里面達到更高的密度……

　　持續超能異構，搭建軟硬一體的芯片生態

　　有了這些新的技術制造出來的半導體材料，英特爾就有了更多的在架構上去創新的機會。

　　根據處理數據的類型，目前英特爾推出的“芯片”其實可以分為CPU、GPU、IPU、IPGA或者AI專用加速器等，然而，開發者在基于不同芯片開發的時候通常會面臨著不同的技術問題，而且很難在多架構上進行編程。因此，如何讓未來的軟件開發人員可以非常容易地使用到這些不同架構芯片的能力，讓他們的程序在未來的新的XPU產生的情況下繼續保持兼容性?成為了英特爾需要努力的方向。

　　據宋繼強介紹，通過開展異構計算布局，英特爾打造了一個集XPU硬件、oneAPI軟件以及UCle開放標準于一體的軟硬一體化生態平臺。

　　其中，oneAPI是一個建立在開放統一的跨架構社區編程的模型，在這個社區上，英特爾通過推動一種基于標準的統一軟件堆棧，去統一描述底層的、源自于不同硬件廠商的CPU、GPU、XPU等硬件能力，然后再通過各種不同的高性能庫去封裝這些底層硬件的能力，并且允許通過業界標準的clk編程語言直接對這些硬件能力進行編程，讓上層的應用和服務更加關注于軟件或者運用的實現，不需要過多的關心底層的硬件技術原理及演進。

　　此外，英特爾還積極地推動建立了UCle這樣的一個開放聯盟，首先把英特爾相關的處理器、D2D I/O技術，以及一些多芯片互連通信的技術、協議等都推送在這個標準里。同時也會去支持對接諸如Arm Risc等其他不同種類的芯片，保證讓各個廠商生產出來的硬件，都可以首先在物理層它們的電器層面進行無縫對接，進一步實現信號數據傳輸協議層的統一。

　　“總之，在未來的芯片半導體這個領域需要非常多的各種各樣的技術，在開放的領域去探討和共進，我們相信在這個領域，創新是永不止步的，我們非常有信心在2030年實現在單個設備上達到1萬億的晶體管的目標。”宋繼強表示。